日前，Intel 公开表示将为 ARM 阵营 IC 设计厂商代工生产芯片。且还公开叫板“友商”，称 Intel 的 10nm 工艺比三星、台积电的 10nm 工艺更具优势。ARM 方面表示很期待与英特尔合作。此外，不知道是否因为台积电和三星制造工艺注水的问题，Intel 的专家 Mark Bohr 还发布了一个更合理的衡量半导体工艺水平的公式。那么，Intel 缘何开始为 ARM 阵营 IC 设计公司代工芯片，Intel 提出的新计算公式能得到台积电、三星、格罗方德等代工大厂的认同么？ Intel 罕有为第三方提供代工业务 一直以来，虽然台积电在芯片代工领域的市场份额独占鳌头，但在芯片制造工艺上，Intel 始终掌握着最先进的技术。举例来说，虽然同样是 14nm 制造工艺，三星的 14nm...阅读全文
访问：“云通信上云狂欢节”爆款产品低至7.2折，短信低至0.034元/条 与此同时，梁孟松的薪酬大幅增长，去年拿到了493万美元的收入，而其中有一栋价值2250万元的住宅，系公司赠予梁孟松用于居家生活。不算房子的话，梁孟松的收入依然是2019年的4.5倍之多。对于中芯国际花费近500万美元留下梁孟松，业界认为并不夸张，因为梁孟松在半导体工艺上是不可多得的人才。梁孟松毕业于美国加州大学伯克莱分校电机工程及电脑科学系并取得博士学位，在行业内有35年资深经验，1992年到2009年在台积电先后担任重要职务，最后是负责台积电先进工艺研发的资深研发处长。他个人发表了350多篇论文，拥有450多项专利，可以说是国宝级人才。此前的离职事件中，梁孟松表示，自2017年11月担任中芯国际联席CEO至今已有三...阅读全文
DDR4 内存目前还是绝对主流，不断被深入挖潜，频率已经突破 5GHz，不过下一代 DDR5 也已经蠢蠢欲动了。Cadence 公司今天就宣布了 DDR5 的全新进展，无论工艺还是频率都相当领先。 目前，JEDEC 标准组织正在研究 DDR5 内存规范，已经有了初步版本，Cadence 此番拿出的就是面向新规范的第一个 DDR5 IP物理层接口芯片。 该测试芯片采用台积电7nm工艺制造，数据率可达4400MT/s，也就是频率高达4400MHz，相比目前商用最快的DDR4-3200快了多达37.5％。 为了支持Cadence DDR5 PHY物理层的验证和协作，美光也向其提供了DDR5内存初步版本的工程原型。 在此之前，Rambus也曾经提到过7nm工艺下的DDR5 IP，并预计DDR5内存...阅读全文
7LPP，可将晶体管密度增加最多80％，性能提升最多30％，或者功耗降低最多50％。或许，这可以让三星更好地控制芯片功耗、发热，避免再出现所谓的“翻车”。三星3nm预计明年投入量产，但尚未公布任何客户。台积电方面，3nm继续使用FinFET技术，号称相比于5nm晶体管密度增加70％，性能可提升11％，或者功耗可降低27％，预计今年晚些时候投入试产，明年量产，客户包括除了苹果、AMD、NVIDIA、联发科、赛灵思、博通、高通等，甚至据说Intel也会用。...阅读全文
AMD表示，公司最新发布的“米兰”服务器芯片比目前最好的数据中心芯片处理速度更快。据悉，AMD完成该芯片的设计，并委托台积电采用7nm芯片制造工艺来实现量产。很快，Intel也要反击，其将在未来几周推出最新的“冰湖”（Ice Lake）服务器芯片，这将是首款采用Intel 10nm制造工艺量产的服务器芯片（据说性能相当于7nm制造工艺的“米兰”芯片）。无论这两款芯片的速度如何，但AMD仍有望拥有一些优势，比如每个芯片上的计算内核数更多，这使得芯片可以同时处理更多的软件应用程序。AMD服务器业务部门高级副总裁兼总经理丹·麦克纳马拉（Dan McNamara）表示，如果公司继续将客户反馈整合到新一代芯片中，就能保住领先地位。第三代EPYC 7003系列采用和锐龙5000系列同款的Zen3架构...阅读全文
Jim Keller堪称微处理器行业的传奇人物，多年来转战AMD、苹果、特斯拉，设计了众多优秀的CPU架构，尤其是K7/K8、Zen架构两度帮助AMD崛起，苹果A4/A5也是他的大手笔。今年早些时候，Jim Keller加盟了Intel，虽然肯定还是从事高性能CPU方面的工作，但具体职责一直未对外公布。他本人接受采访时对此也是避而不谈。 根据外媒最新挖掘到的内部消息，Jim Keller目前在Intel的主要工作并不是全力研究全新的x86 CPU架构，而是开发14nm、10nm工艺产品，并与晶圆厂合作推进两种新工艺。 我们知道，Intel 10nm工艺已经迟到了两年多，而且还需要继续等待，目前看最乐观的情况也是2019年底开始问世，2020年逐渐普及，而相比之下台积电、三星...阅读全文
更早之前，AMD在其EYPC系列CPU中，也用到了"黏合"这一步骤，让芯片设计成本减少一半。自家芯片的“黏合”似乎已经不成问题，那么能否从全球市场上挑选出性能最优的芯片黏合在一起，创造出更强大的芯片？几周前，能够实现芯片互连的"万能胶"出现了，英特尔、AMD、台积电等芯片公司联合成立小芯片互连产业联盟，定制UCIe 1.0（Universal Chiplet Interconnect Express）标准。如果将同一家芯片公司的互连方式（例如英伟达的NVlink）视为只能黏合一种材质且功能单一的胶水，那么UCIe标准的提出则意味着能够实现各种芯片互连的芯片万能胶的雏形初现。芯片万能胶，是否已经有足够的能力替代不断微缩的晶体管，成为摩尔定律的"续命丹"？“胶水”芯片时代的真起点"胶水"芯片发...阅读全文
