InfraPub 为您找到相关结果 2

Synopsys全球首发PCIe 6.0完整方案:用上5nm工艺

它基于Synopsys广受好评的DesignWare IP PCIe 5.0方案,完整支持PCIe 6.0标准特性,包括64GT/s PAM-4信号调制、FLIT模式、L0p低功耗模式等等,可满足HPC高性能计算、AI、存储SoC等应用领域对于延迟、带宽、能效的各种需求。为了实现吞吐量的最大化、延迟的最小化,Synopsys PCIe 6.0控制器采用了“MultiStream”(多流)架构,性能可达单流架构的最高2倍,并且还有1024-bit宽度架构,可以在关闭1GHz时序的同时,达到64GT/s x16的高带宽,还优化了多数据源、多虚拟通道环境。此外,新方案使用了独特的自适应DSP算法,支持早期SoC开发,优化模拟和数字均衡,无论何种通道下都能获得最佳能效,并且基于专利诊断功能,可确保...阅读全文

博文 2021-03-22 18:53:40 cnBeta.COM

PCIe 6.0完成0.5版本:明年正式版 总带宽256GB/s

PCIe无疑是最为流行的传输总线标准,这几年的更新换代也十分频繁:PCIe 3.0目前还是最普及的,PCIe 4.0正在快速崛起,PCIe 5.0即将和大家见面,PCIe 6.0也正在快速推进制定中。 PCI-SIG组织今天宣布,PCIe 6.0规范已经完成了0.5版本,并提供给组织成员,将在明年按期发布最终正式版。 PCIe每版规范的制定都要经历五个不同版本/阶段: 0.3版本:初步概念,提出新规范的关键特性和架构。0.5版本:初始草案规范,确定新架构的所有层面,并吸收0.3版本基础上组织成员的反馈意见,并加入成员需求的新特性加的新特性。0.7版本:完成版草案,新规范的方方面面都完全确定,电气规范也必须通过测试芯片完成验证。之后不会再加入新功能。0.9版本:最终版草案,组织成员可以据此设...阅读全文

博文 2020-02-22 22:20:38 debian.cn